طراحی و پیاده سازی شمارندۀ فرکانس بالای هوشمند با معماری بهینه شده بر روی تراشۀ fpga ارزان‌ قیمت xc6slx9 2ftg256c

برای پیاده‌سازی شمارنده‌های فرکانس بالا از روش‌های مبتنی بر تراشه‌های asic و یا مبتنی بر پردازنده‌ها استفاده می‌شود. هر کدام از این روش‌ها در قالب یک معماری پیاده‌سازی می‌شوند. با توجه به مزایا و معایب هر کدام از این روش‌ها و معماری ها و همچنین نوع کاربرد شمارنده، روش و معماری مناسب انتخاب می‌شود. در این مقاله، با استفاده از معماری کلاک‌های دارای اختلاف فاز، شمارنده‌ای با فرکانس ghz 2 (تفکیک‌پذیری ps 500) بر روی تراشه‌ی ارزان‌قیمت xc6slx9 2ftg256c از خانواده‌ی spartan6 پیاده‌سازی شده است. از آنجا که منابع سخت‌افزاری موجود در تراشه‌ی یادشده برای پیاده‌سازی این طرح کافی نیست و همچنین تاخیرهای ذاتی منابع سخت‌افزاری داخل تراشه در حد چند نانوثانیه است. دستیابی به دقت یادشده اهمیت زیادی دارد و معماری استفاده شده نیز باید بهینه‌سازی شود. برای دستیابی به دقت یاد‌شده، لازم است شمارنده‌هایی با فرکانس کلاک بالا، لرزش و کجی کم و بدون وابستگی به زمان‌های نگهداشت و تنظیم، طراحی و پیاده‌سازی شوند. همچنین برای جبران کمبود منابع سخت‌افزاری مورد نیاز جهت پیاده‌سازی مسیرهای روتینگ کلاک، از منابع سخت‌افزاری جایگزین استفاده شده است.

design and implementation of an intelligent high frequency counter with optimized architecture on a low cost fpga chip xc6slx9 2ftg256c

in this paper, a 2 ghz counter is implemented on a low cost xc6slx9 2ftg256c field programmable gate array (fpga) chip from the spartan6 family with a 500 ps resolution. since the hardware resources contained in this chip are not sufficient to implement this design, and also the inherent delays of the hardware resources inside the chip are about few nanoseconds, achieving this accuracy is very important. the architecture used in this research is based on the phase difference clocks that has been implemented after optimization. to achieve this accuracy, it is necessary to design and implement counters with high clock frequency, low jitter and low skew, without dependence on hold time and setup time. alternative hardware resources have also been used to compensate for the lack of hardware resources required to implement routing clocks.