طراحی و شبیه سازی حافظه چهار ترانزیستوری و دو ممریستوری با کمترین توان مصرفی و حاصلضرب تاخیر در توان

ممریستور به عنوان عنصر اساسی حافظه های اصلی یا پنهان sram و dram، می تواند به صورت موثری زمان راه اندازی و توان مصرفی مدارها را کاهش دهد. غیر فرار بودن، چگالی بالای مدار نهایی و کاهش حاصل ضرب تاخیر در توان مصرفی pdp از حقایق قابل توجه مدارهای ممریستوری است که منجر به پیشنهاد سلول حافظه شامل چهار ترانزیستور و دو ممریستور (4t2m) در این مقاله شده است. به منظور شبیه سازی سلول حافظه پیشنهادی، طول ممریستورها 10 نانومتر و مقاومت حالت های روشن و خاموش آنها به ترتیب 250 اهم و 10 کیلو اهم انتخاب شده است. همچنین، ترانزیستورهای mos سلول نیز توسط مدل cmos ptm 32 نانومتر شبیه سازی شده اند. شبیه سازی در نرم افزار اچاسپایس و با تغذیه یک ولت و مقایسه آن با دو سلول شش ترانزیستوری متعارف (6t) و دو ترانزیستوریدو ممریستوری (2t2m) نشان می دهد که استفاده از ممریستور سبب غیر فرار شدن سلول حافظه پیشنهادی و سلول 2t2m در زمان قطع  ولتاژ تغذیه شده است، ضمن آن که مصرف توان مدار پیشنهادی نسبت به مدار 6t و 2t2m به ترتیب 99.8 درصد و 57.2 درصد کاهش یافته و حاصل ضرب متوسط تاخیر در توان نیز به ترتیب 99.4 درصد و 26.7 درصد بهبود یافته است؛ هرچند تاخیر نوشتن این سلول و سلول  2t2mنسبت به سلول 6t به ترتیب 400 درصد و 218 درصد افزایش یافته است.

Design and Simulation of 4 Transistors and 2 Memristors Memory with the Least Power and PowerDelay Product

Memristor, as a fundamental element of SRAM and DRAM memories, can effectively reduce startup time and power consumption of the circuits. Nonvolatility, high density of the final circuit, and reduction of power delay product (PDP) are some of the significant facts of memristor circuits, which has led to the suggestion of a memory cell including and four transistors and two memristors (4T2M) in this paper. In order to simulate the proposed memory cell, the length of memristors has been selected 10 nm, and their on/off state resistors have been selected 250 Ω and 10 KΩ respectively. In addition, the proposed memory cell MOS transistors are simulated by the 32 nm CMOS PTM model. Simulation in the HSPICE software with 1V supply voltage and comparison with two conventional sixtransistor (6T) and two transistorstwo memory (2T2M) cells show that the use of memristors has made the proposed memory cell and 2T2M cell nonvolatile. Moreover, the power consumption of the proposed circuit has decreased by 99.8% and 57.2%, compared to the previous two circuits respectively, and the power average delay product has also improved by 99.4% and 26.7%, respectively; however, the writing delay of this cell and 2T2M cell increased by 400% and 218% compared to 6T cell, respectively.