|
|
طراحی و شبیهسازی یک تقویتکننده ترارسانای عملیاتی راهاندازی شده از طریق بدنه مبتنی بر فناوری ترانزیستور اثر میدان نانولولهکربنی
|
|
|
|
|
نویسنده
|
زنجانی سید محمد علی ,پرویزی مصطفی
|
منبع
|
روش هاي هوشمند در صنعت برق - 1400 - دوره : 12 - شماره : 45 - صفحه:65 -76
|
چکیده
|
در این مقاله، یک مدار تقویت کننده ترارسانایی عملیاتی جدید دو طبقه پیشنهاد می شود که نیاز های بهره بالا، توان مصرفی پایین و نویز کم را برآورده می کند و بر اساس روشgm/id و راه اندازی از طریق بدنه طراحی شده است. قابل ذکر است که طراحی های صورت گرفته مداری با توجه به محدودیت های فناوری cmos، در فناوری cntfet انجام شده است. همچنین به منظور بهبود خطینگی مدار، ترانزیستورهای تریودی در هر دوطبقه به کار برده شده است. شبیه سازی های مدار تقویت کننده ترارسانایی عملیاتی پیشنهادی در نرم افزار hspice و با ولتاژ تغذیه یک ولت و خازن های بار یک پیکوفاراد انجام پذیرفته است. بر اساس نتایج به دست آمده، مدار پیشنهادی کمتر از 27 میکرووات توان مصرف می کند و بهره بالای 98 دسی بل را ارائه می دهد. مقدار cmrr و psrr مدار پیشنهاد شده به ترتیب برابر با 121 دسی بل و 152 دسی بل است. نویز ارجاع شده به ورودی مدار برابر با 0.92 نانو ولت بر رادیکال هرتز بوده و سرعت چرخش مدار برابر با 111 ولت بر میکروثانیه است که نشان از بهتربودن مقدار ضریب شایستگی مدار پیشنهادی در مقایسه با کارهای قبلی است.
|
کلیدواژه
|
تقویتکننده ترارسانای عملیاتی، ترانزیستور اثر میان نانولولهکربنی، بهره بالا، توان پایین، تکنیک gm/id
|
آدرس
|
دانشگاه آزاد اسلامی واحد نجف آباد, دانشکده مهندسی برق, مرکز تحقیقات ریزشبکههای هوشمند, ایران, دانشگاه آزاد اسلامی واحد نجف آباد, دانشکده مهندسی برق, مرکز تحقیقات ریزشبکههای هوشمند, ایران
|
پست الکترونیکی
|
mostafa_parvizi@sel.iaun.ac.ir
|
|
|
|
|
|
|
|
|
Design and simulation of a bulk driven Operational Transconductance Amplifierbased on CNTFET technology
|
|
|
Authors
|
Zanjani Sayed Mohammad Ali ,Parvizi Mostafa
|
Abstract
|
In this paper, a new twostage OTA is proposed which meeting the needs of high gain, low power and low noise, and designed based on the gm/ID technique with bulk driven method. It is noteworthy that due to the limitations of CMOS technology, CNTFET technology used for the circuit designs. Moreover, to improve the linearity of the circuit, triode transistors used in both stages of amplifiers. The simulation results of the proposed OTA are performed under 1V of supply voltage and 1pF of load capacitors in the HSPICE tool. According to the simulation results, the proposed circuit consumes less than 27 µW of power and offers a high gain of 98 dB. The CMRR and PSRR values of the proposed circuit are 121 dB and 152 dB, respectively. The input referred noise is 0.92 nV/√Hz and the slew rate of the proposed circuit is 111 V/µs, which shown the better figure of merit (FOM) in compression with the previous works.
|
Keywords
|
|
|
|
|
|
|
|
|
|
|
|