نیم جمع کننده Dcvs سه مقداری با استفاده از تقویت کننده‌های توکار

منطق dcvs یکی از معروف‌ترین روش‌های طراحی مدارهای الکترونیکی است، که یک ساختار مستحکم ایجاد می‌کند. بعلاوه، در این منطق طراحی، دو خروجی که مکمل یکدیگر هستند به‌طور همزمان تولید می‌شوند. این منطق کاربردها و ویژگی‌های زیادی دارد. در این مقاله با استفاده از سه روش مشابه، نیم جمع کننده‌های dcvs سه مقداری جدید ارائه می‌شوند، که کارآمدی آنها به ویژه در مواقع اتصال آبشاری مدارها نمایان می‌گردد. وجود این مدارها برای طراحی مدارهای بزرگتر محاسباتی حیاتی است. در سومین و اصلی‌ترین روش پیشنهادی، به جای استفاده از معکوس کننده‌های سه مقداری که توان ایستای قابل ملاحظه‌ای مصرف می‌کنند، از تقویت کننده‌های دودویی کم مصرف توکار به منظور تقویت سیگنال و افزایش قابلیت راندن مدارهای dcvs استفاده شده است. نتایج شبیه سازی با استفاده از نرم افزار اچاسپایس و کتابخانه ترانزیستورهای نانو لوله کربنی با طول کانال 32 نانومتر نشان می‌دهد که استفاده از تقویت کننده‌های دودویی نسبت به معادل سه مقداری موجب افزایش سرعت تا 8/21 درصد و کاهش توان مصرفی تا 7/6 درصد در یک بستر تست واقعی می‌گردد. همچنین، آخرین طرح پیشنهادی با سه نیم جمع کننده سه مقداری دیگر نیز مقایسه شده است، که طرح جدید سرعت بالاتری از تمام آنها دارد. در مقایسه با نیم جمع کننده dcvs قبلی، مدار پیشنهادی هم از لحاظ سرعت، و هم از لحاظ مصرف توان و انرژی عملکرد بهتری دارد.

Ternary DCVS Half Adder with Builtin Boosters

Differential Cascode Voltage Switch (DCVS) is one of the most wellknown logic styles, which forms a robust structure. In addition, two complementary outputs are produced in this logic style at the same time. It has several unique attributes and different applications. This paper presents three comparable methods to design some ternary half adders, whose efficiencies are superior especially when they are put one after another in a cascading scenario. These cells are essential for the realization of larger arithmetic circuits. In the third proposed method, instead of ternary inverters, which consume considerable static power, builtin lowpower binary boosters are exploited to reinforce driving power of the DCVS circuits. Simulation results by HSPICE and 32 nm Carbon Nanotube Field Effect Transistor (CNFET) technology demonstrate that the new adder cell with binary boosters operates 21.8% faster and consume 6.7% less power than the cell with ternary inverters in a real test bed. Furthermore, the final design is compared with three other ternary half adders. The new design is faster than all of them, and also consumes less power and energy than the previous DCVS half adder.