تعیین دامنه برای بکارگیری مجموعه سه پیمانه ای {2^n-1, 2n, 2^n+1}

سیستم عددی مانده ای به دلیل انجام عملیات جمع، تفریق و ضرب در کانال های موازی باعث بهبود سرعت محاسبات می گردد. برای استفاده از این سیستم به انجام عملیات تبدیل از دودویی به مانده ای و مانده ای به دودویی نیاز است. وجود سربار محاسبات تبدیل می تواند باعث کاهش کارایی در به کارگیری از این سیستم گردد، مگراینکه تعداد عملیات مانده ای متوالی به قدری زیاد باشد که زمان سربار تبدیلات را پوشش دهد. در این مقاله با بررسی مجموعه سه پیمانه ای {2n -1, 2n, 2n+1}   مشخص شد که به ازای چه تعداد عملیات متوالی جمع یا ضرب، استفاده از عملیات مانده ای منجر به سرعت بیشتر می گردد. نتایج نشان می دهند که در صورت استفاده از  جمع کننده با انتشاررقم نقلی ،  در پیمانه های با عرض بیشتر از 8 بیت ( n>8 ) اگر تعداد عملیات متوالی حداقل4 باشد، باعث تسریع در محاسبات می گردد. به همین ترتیب در عمل ضرب و جمع کننده ی پیشوندی تعداد توالی به 2 کاهش می یابد.

set the domain for using 3-moduli set {2^n-1, 2^n, 2^n +1}

in special purpose circuits, the amount of energy consumed and the speed of operation are the main challenges. there are wide researches and methods to improve the performance of these types of circuits. one of these methods is to use a residue number system (rns). in the rns, there are a number of modules (channels) as a set to represent the number and perform parallel arithmetic operations. the most famous set is the 3-modlui set {2n-1, 2n, 2n +1}. the form of modules to the power of 2 makes it easier to perform binary computational operations. to use this system, you need to perform conversion operations from binary to residue (forward conversion) and residue to binary (reverse conversion). the greater the number of modules (channels) in the set, the higher the degree of parallelism of computational operations. in contrast, more complex forward and reverse conversion circuits are required. the overhead of conversion computing can reduce the efficiency of using this system, unless the number of consecutive operations is large enough to cover the conversion overhead time. in this paper, based on 3-moduli set {2n-1, 2n, 2n +1} evaluation, it was determined that for how many consecutive addition or multiplication operations, the use of rns operations leads to greater speed. in this paper, we evaluate the carry propagation adder as the most popular adder and parallel prefix adder as the high speed adder. also, the parallel block multiplier circuit was used to evaluate the multiplication operations. first, modular adder/multiplier, binary, and forward and reverse conversion circuits were implemented and synthesized. we used synopsys design compiler, k-2015.06 version and 45nm technology. the results show that if the carry propagation adder is used, in modules with a width of more than 8 bits (n≥8), if the number of consecutive operations is at least 4, it will speed up the calculations. likewise, in the multiplication operation and parallel prefix addition, the number of sequences is reduced to two.