|
|
ضرب کننده و ضرب جمع کننده پیمانه 2^N+1 برای پردازنده سیگنال دیجیتال
|
|
|
|
|
نویسنده
|
اکبرزاده نگار ,تیمارچی سمیه
|
منبع
|
پردازش علائم و داده ها - 1397 - شماره : 1 - صفحه:127 -138
|
|
|
چکیده
|
یکی از مهم ترین عملیات پردازنده های سیگنال دیجیتال فیلتر کردن است که معادل عملیات جمع و ضرب متوالی است. ادغام دو واحد ضرب کننده و جمع کننده موجود در ساختار این پردازنده ها منجر به ایجاد یک واحد جدید به نام ضرب جمع کننده می شود. جهت بهبود کارایی واحد ضرب جمع کننده، از سامانه های اعداد مانده ای می توان بهره گرفت. این سامانه به دلیل انجام عملیات به صورت موازی روی پیمانه ها و محدود کردن انتشار رقم نقلی به داخل هر پیمانه، سرعت و توان مصرفی مدارهای محاسباتی مانند ضرب کننده و ضرب جمع کننده را بهبود می بخشند. از میان مجموعه پیمانه {2^n+1,2^n,2n1}، مدارهای پیمانه 2^n+1 به دلیل نیاز به مسیر داده (n+1) بیتی، مسیر بحرانی خواهند بود. در این مقاله، ابتدا یک واحد ضرب جمع کننده برای پیمانه 2^n+1 ارائه شده و سپس، برای بهبود بیشتر کارایی از روش خط لوله و چند ولتاژی استفاده می شود. نتایج شبیه سازی بیان گر بهبود تاخیر، توان مصرفی و pdp مدارهای پیشنهادی بدون کاهش کارایی نسبت به مدارهای موجود است.
|
کلیدواژه
|
پردازنده سیگنال دیجیتال، ضربجمعکننده، سامانه اعداد ماندهای، نمایش Diminished-1، ضربکننده
|
آدرس
|
دانشگاه صنعتی شریف, دانشکده مهندسی برق, ایران, دانشگاه شهید بهشتی, دانشکده مهندسی برق, ایران
|
پست الکترونیکی
|
s_timarchi@sbu.ac.ir
|
|
|
|
|
|
|
|
|
Modulo 2n+1 Multiply and MAC Units Specified for DSPs
|
|
|
Authors
|
Akbarzadeh Negar ,Timarchi Somayeh
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|