طراحی و شبیه سازی مدار مجتمع بازیابی پالس ساعت و داده در نرخ 5 گیگابیت بر ثانیه با روش قفل فاز سریع برای گیرندههای مخابراتی پر سرعت
|
|
|
|
|
|
|
|
نویسنده
|
سهیلی فر محمدرضا ,مشتاقی سجاد
|
|
منبع
|
علوم و فناوري دريا - 1396 - شماره : 83 - صفحه:11 -19
|
|
|
|
|
چکیده
|
در این مقاله به طراحی و شبیه سازی یک مدار مجتمع بازیابی ساعت و دادهی سریع با نرخ دادهی 5 گیگابیت برثانیه با روش فاز میانی پرداخته شده است. مدارهای بازیابی پالس ساعت و داده از اهمیت ویژهای در مخابرات نوری برخوردار هستند و در گیرندههای پرسرعت نقش کلیدی دارند. مدار پیشنهادی با به کارگیری روش فاز میانی و با استفاده از فناوری سی ماس 0/18 میکرومتر در شبیه ساز ads طراحی و شبیه سازی شده است. نتایج حاکی از آن است که این مدار با دیتای ورودی prbs می‌تواند دیتا را در زمان بسیار اندک (چند نانو ثانیه) بازیابی کند. مقدار جیتر موجود در دیتای بازیابی شده، 16 پیکو ثانیه به دست آمده است.
|
|
کلیدواژه
|
گیرنده های مخابراتی، تولید کننده فاز میانی، جیتر، مدار بازیابی پالس ساعت و داده
|
|
آدرس
|
دانشگاه علوم دریایی امام خمینی(ره), دانشکده مهندسی برق, ایران, دانشگاه علامه محدث نوری, ایران
|
|
|
|
|
|
|
|
|
|