|
|
|
|
شبیه سازی فرآیندهای ساخت سیماس برای ترانزیستور سیلیکون روی الماس دولایه
|
|
|
|
|
|
|
|
نویسنده
|
اسکندری حامد ,دقیقی آرش ,شفقت دهکردی اسماعیل
|
|
منبع
|
مهندسي برق و الكترونيك ايران - 1404 - دوره : 22 - شماره : 1 - صفحه:71 -80
|
|
چکیده
|
در این مقاله برای اولین بار به شبیهسازی ساخت و پیادهسازی فرآیندهای سیماس برای ترانزیستور سیلیکون روی الماس دولایه پرداخته شده است. فرآیندهای ساخت این ترانزیستور متناسب با تکنولوژی سایز 22 نانومتری آن و وجود دو لایهی اصلی عایق در این ساختار، مطابق با استانداردهای ساخت سیماس افزارههای نیمهرسانا پیادهسازی شده است؛ الماس به عنوان عایق الکتریکی اول دارای هدایت حرارتی بالا است که امکان کاربرد این ساختار را در شرایط دمایی یکسان در توان و فرکانسهای بالاتر فراهم میکند. همچنین به دلیل وجود اکسید سیلیکون به عنوان عایق الکتریکی دوم، امکان کنترل و بهبود برخی از مشخصات الکتریکی اصلی ترانزیستور نظیر: ولتاژ آستانه، فرکانس قطع بهره واحد، جریان روشنایی و غیره را میسر میسازد. به همین جهت: ولتاژ آستانه 0.225 ولت، جریان روشنایی 0.045 میلی آمپر بر مایکرون و فرکانس قطع بهره واحد 370 گیگاهرتز، از نمودارهای مشخصات الکتریکی ساختار نهایی ترانزیستور استخراج و بررسی شد تا اطمینان حاصل گردد ترانزیستور ساخته شده با هدف اثبات امکان ساخت آن، کارآیی مطلوب و برتر را نیز نسبت به ساختارهای پیشین دارد. نتایج حاصل از شبیه سازی و تحقیقات پیشین، موید برتری این ساختار و جایگزینی پیشرفتهتر برای ساختارهای پیشین با فناوری سنتی سیلیکون رو عایق است.
|
|
کلیدواژه
|
شبیه سازی فرآیندهای ساخت، ترانزیستور سیلیکون روی الماس، سیلیکون روی عایق دولایه، فرآیندهای استاندارد سیماس، ماسفت
|
|
آدرس
|
دانشگاه شهرکرد, دانشکده فنی و مهندسی, ایران. , دانشگاه شهرکرد, دانشکده فنی و مهندسی, ایران. , دانشگاه شهرکرد, دانشکده فنی و مهندسی, ایران.
|
|
پست الکترونیکی
|
esmaeilshafaghat@gmail.com
|
|
|
|
|
|
|
|
|
|
|
|
|
simulation of cmos fabrication processes for double-insulating silicon-on-diamond mosfet
|
|
|
|
|
Authors
|
eskandari hamed ,daghighi arash ,shafaghat esmaeil
|
|
Abstract
|
in this article, for the first time, simulation of cmos fabrication processes for double-insulating silicon-on-diamond mosfet is discussed. the fabrication process suitable for 22-nanometer feature size and the presence of two main insulating layers, are implemented according to the standard steps of cmos processes. the diamond layer, as the first electrical insulator, has high thermal conductivity, which enables the application of this structure for high power and cryogenic operation. due to the presence of silicon dioxide as the second electrical insulator, some of the main electrical characteristics of the transistor, such as threshold voltage, unity-gain cut-off frequency, on-current, and short channel effects are improved. therefore, the threshold voltage of 0.225 v, on-current as 0.045 ma/um and unity-gain cut-off frequency of 370 ghz was extracted. the simulation results demonstrate the superiority of the structure compared with conventional silicon-on-insulator technologies of semiconductor devices.
|
|
Keywords
|
simulation of fabrication process ,silicon-on-diamond transistor ,silicone on double layer insulation ,cmos standard processes ,mosfet
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|