بررسی اثر کاشت سورس - درین بر مقاومت کانال در ترانزیستور سیلیکون روی الماس با عایق دولایه

در این مقاله، به بررسی و شبیه‌سازی جامع مقاومت سورس و درین (rsd) در ترانزیستورهای سیلیکون روی الماس  با عایق دولایه (di-soi) با کانال 22 نانومتر پرداخته می‌شود. برای اولین بار، اثر ناحیه کاشت یونی با ابعاد مختلف (حالت صفر و حالت  کمینه) بر مقاومت سورس و درین به طور کامل بررسی و شبیه‌سازی شده است. نتایج شبیه‌سازی نشان می‌دهد که مقاومت سورس و درین به طور قابل توجهی تحت تاثیر ابعاد و نوع ناحیه کاشت یونی قرار می‌گیرد. بهینه‌سازی ابعاد و نوع ناحیه یونی می‌تواند این مقاومت را تا 5 برابر کاهش دهد. این مطالعه نشان می‌دهد که استفاده از ناحیه یونی با ابعاد و نوع مناسب می‌تواند به طور قابل توجهی مقاومت سورس و درین را در ترانزیستورهای سیلیکون روی الماس با عایق دولایه با کانال 22 نانومتر کاهش دهد. این امر می‌تواند به بهبود عملکرد و کارایی این ترانزیستورها در کاربردهای مختلف الکترونیکی منجر شود.

effect of source/drain implantation on channel resistance in di sod mosfet

in this paper, a comprehensive investigation and simulation of the source/drain (s/d) resistance (rsd) in 22 nm channel length double-insulating (di) silicon-on-diamond (sod) metal-oxide-semiconductor field-effect transistors (mosfets) is presented. for the first time, the effect of the s/d ion implantation region with different dimensions on rsd is thoroughly investigated and simulated. simulation results demonstrate that rsd is significantly affected by the dimensions and type of the s/d ion implantation region. optimizing the dimensions and type of the s/d region can reduce rsd by up to 5 times. this study reveals that employing a properly designed s/d region can considerably reduce rsd in 22 nm channel length di-sod mosfets. this can lead to improved performance and efficiency of these transistors in various electronic applications.