|
|
|
|
سنتزکننده فرکانسی نوع کسری تمام مجتمع شده در تکنولوژی 180 نانومتر cmos برای باند فرکانسی ism
|
|
|
|
|
|
|
|
نویسنده
|
برپور محمدرضا ,رجب پور مقدم خسرو ,محمدی خلیل آباد پیمان
|
|
منبع
|
مهندسي برق و الكترونيك ايران - 1404 - دوره : 22 - شماره : 1 - صفحه:21 -30
|
|
چکیده
|
در این مقاله یک سنتزکننده فرکانسی نوع کسری کاملاً مجتمع شده برای پوشش باند فرکانسی ism طراحی و شبیهسازی شده است. در این مقاله یک تکنیک خطیساز برای مدار شارژ پمپ ارائه شده است که منجر به بهبود خطینگی مدار شارژ پمپ و در نتیجه کل سنتزکننده شده است. سنتزکننده پیشنهادی در تکنولوژی 180 نانومتر cmos با استفاده از ابزار کیدنس شبیه سازی شده است. نتایج شبیهسازی شده از تکنیک ارائه شده در مدار شارژ پمپ نشان می دهد که خطینگی جریان های مدار شارژ پمپ حدود 44% بهبود یافته است و در بازه ی ولتاژ کنترلی 0.2-1.6 v ، حداکثر ناانطباقی جریانها برابر با 0.4 µa می باشد. بهبود خطینگی جریان های مدار، باعث کاهش 25 dbc/hz نویز فاز داخل باند حلقه قفل فاز شده و حساسیت گیرنده را نیز افزایش می دهد. نتایج شبیهسازی شده کل حلقه سنتزکننده نشان می دهد که زمان قفل حلقه برابر با 2 µs، نویز فاز سنتزکننده برای آفست های فرکانسی 1 khz، 10 khz، 100 khz و 1 mhz به ترتیب برابر -63 dbc/hz ، -90 dbc/hz، -95 dbc/hz و -107 dbc/hz است و بیشینه توان تن های کسری 53 dbc پایین تر از سیگنال حامل است. توان مصرفی سنتزکننده ارائه شده از یک منبع تغذیه 1.8 v برابر 1 mw است.
|
|
کلیدواژه
|
سنتزکننده فرکانسی، حلقه قفل فاز، آشکار ساز فاز و فرکانس، ناحیه مردگی، باند ism
|
|
آدرس
|
دانشگاه آزاد اسلامی واحد بجنورد, دانشکده مهندسی برق, ایران. , دانشگاه آزاد اسلامی واحد بجنورد, دانشکده مهندسی برق, ایران. , دانشگاه آزاد اسلامی واحد بجنورد, دانشکده مهندسی برق, ایران.
|
|
پست الکترونیکی
|
peiman_mohamadi@bojnourdiau.ac.ir
|
|
|
|
|
|
|
|
|
|
|
|
|
instructions and formatting rules for extended summary
|
|
|
|
|
Authors
|
barpour mohammadreza ,rajabpour moghadam khosro ,mohamadi khalilabad peyman
|
|
Abstract
|
this paper presents a fully integrated fractional-n frequency synthesizer for ism frequency band. in this paper a new linearization technique is presented for charge pump (cp) circuit that leads to enhance cp's linearity and overall frequency synthesizer. the presented frequency synthesizer is implemented in 180-nm cmos technology by using cadence-virtuoso cad tool. simulation result of the proposed technique shows that the matching characterization of the cp enhanced by role of 44% and the maximum mismatch in the range of 0.2-1.6 v of control voltage is equal to 0.4 µa. the presented cp improves 25 dbc/hz close-in phase noise of the overall synthesizer that eventually improved the receiver sensitivity. simulation results of the overall frequency synthesizer demonstrated that the loop is locked in 2 µs, the phase noise in 1 khz, 10 khz, 100 khz, and 1 mhz offsets are equal to -63 dbc/hz, -90 dbc/hz, -95 dbc/hz, and -107 dbc/hz, respectively, and the higher fractional-n spurs is 53 dbc below than carrier signal. power dissipation of the presented frequency from a 1.8 v power supply is 1 mw.
|
|
Keywords
|
frequency synthesizer ,phase locked loop ,phase and frequency detector ,dead zone ,ism-band
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|