طراحی و پیاده‌سازی یک اینورتر 17 سطحی کلیدزنی خازنی جدید با تعداد ادوات کاهش یافته و جریان شارژ محدود

در این مقاله یک اینورتر چندسطحی کلیدزنی خازنی جدید با بهره ولتاژ 4 پیشنهاد شده است. ساختار پیشنهادی از یک منبع dc، 11 سوئیچ و یک دیود برای رسیدن به سطوح ولتاژ خروجی 17 سطحی استفاده می‌کند. ساختار پیشنهادی شامل سه خازن با قابلیت تعادل خودکار ولتاژ می‌باشد. خازن‌ها با استفاده از روش اتصال سری/موازی با منبع ورودی به تعادل خودکار ولتاژ دست می‌یابند. برای کنترل پالس‌های کلیدزنی سوئیچ‌ها از استراتژی مدولاسیون پهنای پالس شیفت سطح (pwm-ls) استفاده شده است. یک ارزیابی مقایسه‌ای بین ساختار پیشنهادی با ساختارهای ارائه شده در مقالات اخیر از حیث پارامترهای مختلف مانند بهره ولتاژ، تعداد منابع dc، تعداد ادوات نیمه‌رسانا، حداکثر ولتاژ مسدودکنندگی (mbv) و ولتاژ مسدودکنندگی کل (tsv) انجام شده است. با توجه به این مقایسه، تعداد کم ادوات نیمه‌رسانا برای تولید خروجی 17 سطحی با بهره ولتاژ مناسب و به ویژه مقرون به صرفه بودن ساختار مزایای عمده ساختار پیشنهادی می‌باشند. علاوه بر این، از یک روش شارژ نرم برای محدودسازی جریان هجومی خازن‌ها استفاده شده است. در ضمن تلفات توان ساختار پیشنهادی بررسی شده است که نشان دهنده راندمان مناسب آن می‌باشد. در نهایت، برای تحلیل و تایید عملکرد ساختار پیشنهادی، نمونه آزمایشگاهی پیاده‌سازی شده و در شرایط مختلف مورد ارزیابی قرار گرفته است. نتایج حاصل بیانگر عملکرد مطلوب ساختار پیشنهادی در شرایط عملکردی متفاوت می‌باشد.

design and implementation of a new switched capacitor 17-level inverter with reduced devices and limited charge current

this paper presents a novel switched-capacitor multilevel inverter with a voltage gain of 4. the proposed design achieves 17 output voltage levels using a single dc source, 11 switches, and a diode. it features three capacitors capable of self-balancing their voltages through a series/parallel connection with the input source. switching pulses are managed using the pulse width modulation level shift (pwm-ls) technique. a detailed comparison is conducted between the proposed design and recent similar structures, considering factors such as voltage gain, the number of dc sources and semiconductor devices, maximum blocking voltage (mbv), and total standing voltage (tsv). key advantages of the proposed design include its reduced number of semiconductor components, cost efficiency, and appropriate voltage gain. to further enhance performance, a soft charging technique is implemented to control the inrush current of capacitors. the analysis of power losses indicates the structure’s efficient energy use. finally, an experimental prototype was developed and tested under diverse conditions, with results confirming its reliable performance.