پیاده‌ سازی سخت افزاری پر سرعت ضرب ‌نقطه‌ای بر روی خم ‌های باینری ادواردز و هشیان کلی ‌شده

در این مقاله پیاده سازی ساختارهایی پر سرعت برای محاسبه ضرب نقطه ای برای خم های بیضوی باینری ادواردز و هشیان کلی شده بر اساس الگوریتم نردبان مُنتگومری ارائه شده است. در ساختار پیشنهادی برای کاهش تعداد سیکل ساعت، ضرب کننده های میدانی برای انجام محاسبات جمع دو نقطه و دو برابر کردن یک نقطه به صورت موازی استفاده شده اند. ضرب کننده‌ی میدانی استفاده شده با پایه نرمال گوسی می باشد، که به صورت خط لوله‌ای و دارای ساختار رقمی-سریال در پایه نرمال گوسی است. این ضرب کننده دارای ساختاری منظم با مسیر بحرانی کم و سخت افزار مصرفی مناسب می باشد. در ساختار ارائه شده عمل ضرب نقطه‌ای برای خم های بیضوی باینری ادواردز در دو حالت کلی و خاص آن به ترتیب از چهار و سه ضرب کننده‌ی میدانی استفاده شده است. همچنین از سه ضرب کننده ی میدانی برای خم باینری هشیان کلی شده استفاده شده است. ضرب کننده ها در طول محاسبات برای کاهش تعداد سیکل ساعت، زمان بندی و به اشتراک گذاشته شده اند. نتایج پیاده سازی معماری های پیشنهادی بر روی virtex-5 xc5vlx110 fpga نشان می دهد که زمان اجرای ضرب نقطه برای خم های بیضوی باینری ادواردز و هشیان کلی شده بر روی میدان های متناهی gf(2163) و  gf(2233)  به ترتیب µs 8.62 و µs 11.03 است. نتایج نشان می دهد که ساختارهای پیشنهادی، در مقایسه با ساختارهای قبلی، از نظر پارامترهای مانند تاخیر و بازدهی بهبود یافته اند.

high-speed hardware implementations of point multiplication for binary edwards and generalized hessian curves

the field of embedded systems for cryptographic applications is constantly growing and new methods and applications are emerging. in this paper, high-speed hardware architectures of point multiplication based on the montgomery ladder algorithm for binary edwards and generalized hessian curves in gaussian normal basis are presented. computations of the point addition and point doubling in the proposed architecture are concurrently performed by pipelined digit-serial finite field multipliers. the multipliers in the parallel form are scheduled for the lower number of clock cycles compared to other works.  the structure of the proposed digit-serial gaussian normal basis multiplier is constructed based on regular and low-cost modules of exponentiation by powers of two and multiplication by normal elements. therefore, the structures are area efficient and have low critical path delay. implementation results of the proposed architectures on virtex-5 xc5vlx110 fpga show that execution time of the point multiplication for binary edwards and generalized hessian curves over gf(2163) and gf(2233) are 8.62 µs and 11.03 µs, respectively. the results show improvements in terms of execution time and efficiency compared to other’s related works. for example, for binary edwards curves over gf(2163) (on virtex-4 xc4vlx110 fpga) the proposed design can reduce hardware resource utilization, execution time, and efficiency by up to 17%, 30%, and 42%, respectively, compared with other the best previous architecture.