طراحی مدار شارژ آدیاباتیک توان کارآمد در فناوری 0.18μm cmos

در برنامه‌های تامین انرژی حسگرهای کم‌توان، مواردی وجود دارد که انرژی باید از یک باتری کم‌توان به یک مرحله خازن بار خروجی انتقال داده شود. این مقاله یک مدار شارژ آدیاباتیک با رویکرد سوییچ های موازی ارائه می‌دهد که به یک باتری کم‌توان متصل شده و با استفاده از یک مبدل باک که در حالت ccm عمل می‌کند خازن بار را شارژ می‌کند. از یک کنترل‌‌کننده گیت سوییچ‌های موازی (gcps) به منظور افزایش زمان وظیفه سیگنال ورودی سوییچ‌های مبدل باک استفاده شده که با کنترل جریان سلف، خازن بار را در 256 گام، شارژ می‌کند. رویکرد سوییچ‌های موازی پیشنهادی به منظور بهبود بازدهی انرژی در توان‌های انتقالی مختلف استفاده شده و متشکل از یک حسگر جریان، مقایسه‌گر، لچ r-s، سوییچ‌های pmos موازی و سوییچ‌های nmos موازی است. در توان‌های انتقالی زیاد، سوییچ‌های بزرگ با سوییچ‌های کوچک موازی شده که نتیجه در کاهش تلفات هدایت دارد. همچنین، در توان‌های انتقالی پایین، با خاموش کردن سوییچ‌های بزرگ pmos/nmos، مجموع تلفات سوییچینگ به صورت قابل توجهی در طول عملیات شارژ کاهش یافته است. مدار پیشنهادی در یک فناوری 0.18µm cmos طراحی و شبیه‌سازی شده است. بازدهی مدار ارائه شده در طول یک دوره شارژ کامل به ازای متوسط توان‌ ورودی بین 0.5mw تا 30mw، بیش از 80% درصد است.

design of power-efficient adiabatic charging circuit in 0.18μm cmos technology

in energy supply applications for low-power sensors, there are cases where energy should be transmitted from a low-power battery to an output stage load capacitor. this paper presents an adiabatic charging circuit with a parallel switches approach that connects to a low-power battery and charges the load capacitor using a buck converter which operates in continuous conduction mode (ccm). a gate controller of parallel switches (gcps) is used to increase the duty-cycle of the input signal of buck converter switches, which controls the inductor current and charges the load capacitor in 256 steps. the proposed parallel switches approach is used to improve the energy efficiency under different powers transmission and comprises a current sensor, comparator, r-s latch, parallel pmos switches, and parallel nmos switches. for high powers transfer, the large switches are paralleled with small switches and result in conduction losses reduction. also, for low powers transfer, the total switching losses are significantly reduced by turning off the large pmos/nmos switches during the charging operation. the proposed circuit was designed and simulated in a 0.18μm cmos technology. the efficiency of the proposed circuit during the capacitor charge-up cycle is more than 80% for average input powers between 0.5mw to 30mw.