>
Fa   |   Ar   |   En
   طراحی حافظه مغناطیسی توان پایین در حضور تغییرات فرایند ساخت  
   
نویسنده قصابی مبارک آبادی سهیلا ,حسن زاده علیرضا
منبع مهندسي برق و الكترونيك ايران - 1400 - دوره : 18 - شماره : 1 - صفحه:51 -58
چکیده    با پیشرفت تکنولوژی و کوچک شدن اندازه ی ترانزیستورها به ویژه در تکنولوژی های کمتر از 90 نانومتر، یکی از بزرگترین مشکلات مدارهای cmos متعارف مصرف توان ایستای بالا به خاطر افزایش نمایی جریان نشتی ترانزیستورها است. افزاره های spintronic از جمله پیوند تونل مغناطیسی (magnetic tunnel junction) mtj به علت مصرف توان ایستای پایین, غیرفرار بودن, سازگاری با ترانزیستورهای cmos و امکان ساخت در چگالی های بالا یکی از گزینه های جایگزین برای طراحی مدار های ترکیبی mtj/cmos هستند. در سال های اخیر چندین حافظه مغناطیسی با استفاده از mtj طراحی و ارائه شده است. این حافظه ها از مشکلاتی مانند مصرف توان بالا و سرعت پایین رنج می برند. در این مقاله روش نوشتن جدیدی برای کاهش توان پویای مصرفی مدار و اصلاحاتی برای کاهش توان ایستا در مدار مورد استفاده برای نوشتن در mtj ها ارایه شده است. نتایج شبیه سازی ها نشان می دهد که حافظه پیشنهادی نسبت به حافظه های پیشین تا 97 درصد توان ایستا و تا 71 درصد توان پویای کمتری مصرف می کند.
کلیدواژه توان پایین، حافظه مغناطیسی، پیوند تونل مغناطیسی، تغییرات فرایند ساخت، spintronic
آدرس دانشگاه شهید بهشتی, دانشکده مهندسی برق, ایران, دانشگاه شهید بهشتی, دانشکده مهندسی برق, ایران
پست الکترونیکی a_hassanzadeh@sbu.ac.ir
 
   design of a low power magnetic memory in the presence of process variations  
   
Authors ghasabi mobarak abadi soheila ,hassanzadeh alireza
Abstract    with the advancement in technology and shrinkage of transistor sizes, especially in technologies below 90 nm, one of the biggest problems of the conventional cmos circuits is the high static power consumption due to increased leakage current. spintronic devices, like magnetic tunnel junction (mtj), thanks to their low power consumption, non-volatility, compatibility with cmos transistors, and the possibility of high density construction, are one of the alternative candidates for designing hybrid mtj / cmos circuits. in recent years, several magnetic memories have been designed and implemented using mtjs, these memories suffer from problems like high power consumption and low speed. in this paper, a new writing circuit for reducing the power consumption of the circuit and some modifications in the write circuits to reduce static power are proposed. simulation results suggest that the proposed memories offer up to 97% lower static power consumption and up to 71% lower dynamic power consumption than previous counterparts.
Keywords low power ,magnetic memory ,magnetic tunnel junction ,spintronic ,process variations. ,spintronic
 
 

Copyright 2023
Islamic World Science Citation Center
All Rights Reserved