بررسی و شبیه‌سازی تاثیر میزان غلظت ناخالصی زیرلایه بر زمان تاخیر کلیدزنی در ترانزیستورهای اثر میدان utbb 22nm سیلیکون روی عایق دولایه

در این مقاله ابتدا ساختار ترانزیستورهای utbb تمام تخلیه سیلیکون روی عایق دو لایه را بررسی می کنیم. اهمیت محاسبه زمان تاخیر برای ترانزیستورهای utbb تمام تخلیه سیلیکون روی عایق در آنجا دیده می شود که علی رغم فواید بایاس مستقیم زیرلایه همیشه نمی توان به زیرلایه بایاس مستقیم اعمال کرد و برای داشتن مصالحه بین سرعت و نشتی لازم است ابتدا زیرلایه در حالت بدون بایاس باشد تا میزان نشتی ثابت بماند سپس بایاس مستقیم را برای داشتن حداکثر سرعت ترانزیستور اعمال کرد. سرعت کلیدزنی این عمل باید بسیار زیاد باشد. زمان تاخیر ترانزیستور در کلیدزنی ولتاژ زیرلایه متاثر از میزان ناخالصی زیرلایه است و هر چه میزان ناخالصی زیر لایه افزایش یابد زمان تاخیر کمتر خواهد بود. به نحوی که برای غلظت زیر لایه برابر10^15 زمان تاخیر 1 میکروثانیه است و برای غلظت زیرلایه برابر 10^18 این زمان به 0.03 نانوثانیه کاهش می یابد. درنتیجه غلظت زیرلایه بر زمان روشن شدن ترانزیستور اثر دارد و باید به عنوان یک فاکتور مهم در طراحی مدار لحاظ گردد، چراکه وقتی ترانزیستور به حالت پایدار برسد، زمان تاخیر می تواند باعث ایجاد نویز و جیتر در سیگنال خروجی مدارات دیجیتال شود.

investigation and simulation of the effect of substrate doping on the switching delay of 22nm double-insulating utbb soi mosfet

in this paper, for the first time, the effect of the substrate doping of 22nm double-insulating utbb silicon-on-insulator device on the switching performance and turn-on delay of the transistor is investigated. in utbb devices, the substrate voltage is varied from positive to zero then negative voltages to trade-off transistor speed against the leakage current. various circuit design procedures are followed to accomplish dynamic frequency-voltage scaling (dvfs). the switching delay from positive to negative substrate voltages are often considered negligible in comparison with typical 1 ms delay of the switching circuit itself. we show that the transistor switching delay is completely comparable with that of the switching circuit at the substrate doping of 1015 cm-3. indeed, at this doping, the transistor delay is 1 ms and as the substrate doping increases to 1018 cm-3, the delay reduces to 0.03 ns. therefore, the substrate doping directly influences the switching delay and output voltage settling time of the transistor and if ignored, will result in increased noise and degraded jitter performance.