درستی‌سنجی صوری معماری مدیریت توان در سطح سیستم برای پردازنده های مدرن

همچنانکه که بر پیچیدگی طراحی‌های توان پایین افزوده می‌شود، ابزار‌های خودکارِ کارآمدتری به منظور درستی‌سنجی عملکرد آن‌ها مورد نیاز است. درستی‌سنجی همزمان عملکرد طراحی‌ها و سازگاری بخش کنترلی مدیریت توان با هدف توان پایین‌ آن‌ها یکی از چالش‌های بزرگ است. این مقاله روشی ارائه می‌دهد که این مشکل را در پردازنده‌های مدرن توان پایین پیچیده که دارای ده‌ها حوزه توانی هستند، حل نماید. برای اطمینان از این که عملکرد پردازنده پس از قرار گرفتن بخش کنترل مدیریت توان تغییر نمی‌کند، بررسی برابری کارآمدی بین مدل پیاده سازی توان پایین و مدل مشخصه آن انجام می‌شود. با این حال، این نوع درستی‌سنجی به دلیل رفتار غیرعملکردی استراتژی‌های مدیریت توان در سطح سیستم کافی نیست. بنابراین، روش پیشنهادی سازگاری بین pmu و upf را به وسیله قوانین توانی سطح بالای استخراج شده از upf بررسی می‌کند. نتایج تجربی نشان می‌دهد که روش پیشنهادی نه تنها به طراحان کمک می‌کند تا یک کنترل کننده مدیریت توان سطح بالای صحیح بسازند بلکه همچنین بتوانند ایرادهای عملکردی توان پایین در طراحی‌شان را شناسایی کنند.

Formal Verification of System-Level Power Management Architecture in Modern Processors

As the complexity of lowpower designs grows, more efficient and automated tools are needed to functionally verify them. Simultaneous verification of both the design functionality and the consistency of power management controllers with the lowlevel power intent is a big challenge. This paper presents a method which attempts to resolve such a problem for complicated processors with tens of power domains. In order to ensure that the functionality of the processor after inserting power management controllers does not change, an efficient equivalence checking is performed between the lowpower implementation model and its specification model. However, this kind of verification is not sufficient due to nonfunctional behavior of systemlevel power management strategies. Therefore, the proposed method checks the consistency between PMU and UPF by highlevel power rules which are extracted from UPF. The experimental results show that the proposed method helps the designers not only to create a correct highlevel power management controller but also to identify the lowpower functional bugs in their designs.