یک روش کالیبراسیون پس‌زمینه دیجیتال برای مبدل‌های آنالوگ به دیجیتال pipeline با استفاده از تخمین اولیه خطاها و روش‌های مبتنی بر هیستوگرام

در این مقاله، یک روش کالیبراسیون دیجیتال برای اصلاح خطاهای مداری موجود در مبدل های آنالوگ به دیجیتال pipeline ارائه شده است. این روش شامل دو بخش است که در قسمت اول، یک تخمین اولیه و غیردقیق از خطاهای مداری به صورت پس زمینه ای انجام می شود. سپس در قسمت دوم، این مقادیر اولیه به سمت مقادیر دقیقشان تنظیم می شوند و در ادامه تغییرات پروسه و دما را دنبال می کنند. در این روش برای کالیبراسیون خطا ها، از ترکیبی از روش های مبتنی بر یکسان سازی، تغییر ولتاژ آستانه ی مقایسه گر و هیستوگرام به همراه ویژگی های هندسی منحنی مشخصه انتقالی مبدل backend و همچنین منحنی مشخصه انتقالی خروجی مبدل و تاثیر خطاها بر روی آن ها استفاده شده است. روش کالیبراسیون پیشنهادی بر روی یک مبدل آنالوگ به دیجیتال pipeline با سرعت نمونه برداری ms/s 100 و دقت 12 بیت که به صورت 12 طبقه 5/1 بیتی با ساختار cnfa به همراه یک مبدل 2 بیتی فلش پیاده سازی شده است، به کار برده شده است. مقادیر شبیه سازی شده مداری sndr و sfdr مبدل به‌ ترتیب حدود 31 دسیبل و 41 دسیبل نسبت به مبدل بدون کالیبراسیون بهبود می یابند.

A Digital Background Calibration Technique for Pipelined ADCs Using Initial Estimation of Errors and Histogram-Base Methods

In this paper, a digital calibration technique is presented to correct the effect of circuit nonidealities in pipelined analogtodigital converters (ADCs). This method consists of two parts. Firstly, the circuit errors are roughly estimated with a background calibration scheme. Then, in the second part, the estimated errors are finely adjusted to follow the process and temperarure variations. In the proposed calibration method, a combination of equalization, comparator threshold voltage adjustment and histogram of decision poinits techniques along with the geometrical transfer characteristics of the backend ADC on the errors are utilized. The proposed calibration scheme is utilized in a 12bit, 100 MS/s pipelined ADC with 12 1.5 bit/stage with capacitor nonfliparound (CNFA) struture and 2bit backend flash ADC. The circuit level simulated values of signaltonoise and distortion ratio (SNDR) and spurious free dynamic range (SFDR) are improved about 31 dB and 41 dB, respectively, compared to the noncalibrated ADC.