بدست آوردن رابطه‌ی ولتاژ آستانه در ماسفت‌های سیلیکون روی الماس با طول کانال 22 نانومتر و یک لایه عایق اضافی

در این مقاله برای اولین بار رابطه ی تحلیلی ولتاژ آستانه در یک ترانزیستور ماسفت سیلیکون روی الماس با یک لایه عایق اضافی و طول کانال کوتاه ارائه گردیده است؛ در این ساختار لایه ی عایق اول الماس است که بر روی زیرلایه ی سیلیکونی قرار دارد و لایه ی عایق دوم دی اکسیدسیلیکون می باشد که بر روی الماس قرار گرفته و از دو طرف به سورس و درین محدود شده است. رابطه ی تحلیلی برای محاسبه ی ولتاژ آستانه با محاسبه ی خازن های موجود در عایق مدفون استفاده شده است. نتایج بدست آمده از روابط تحلیلی و شبیه سازی افزاره برای ولتاژ آستانه در ترانزیستورهای سیلیکون روی الماس دولایه، سیلیکون روی عایق و سیلیکون روی الماس با ابعاد و طول کانال مشابه، مقایسه شده است. همچنین تاثیر ابعاد افزاره نظیر ضخامت اکسید گیت، ضخامت بدنه ی سیلیکونی، ضخامت عایق دوم و طول این عایق را بر روی ولتاژ آستانه ی افزاره ی سیلیکون روی الماس با عایق دولایه بررسی کرده ایم و نتایج حاصل از روابط تحلیلی را با نتایج بدست آمده از شبیه سازی افزاره مقایسه نمودیم و به تطبیق مناسبی بین نتایج حاصل دست یافته ایم.

Analytical Threshold Voltage Computations for 22 nm Silicon-on-Diamond MOSFET Incorporating a Second Oxide Layer

In this paper, for the first time, an analytical equation for threshold voltage computations in siliconondiamond MOSFET with an additional insulation layer is presented; In this structure, the first insulating layer is diamond which covered the silicon substrate and second insulating layer is SiO2 which is on the diamond and it is limited to the source and drain on both sides. Analytical solution was used to determine the threshold voltage by computations of capacitors in buried insulators. Simulation and Analytical results of threshold voltage in siliconondiamond and silicononinsulator with the same dimensions and channel length were compared. Theeffect of device parameters like gate oxide thickness, silicon body thickness, length and thickness of oxide on threshold voltage of the siliconondiamond MOSFET were investigated and the analytical results were compared against device simulation findings.